HN
Hacker News • 10일 전
TSMC, 차세대 A14 공정의 세부 정보 공개
IMP 8/10
핵심 요약
TSMC가 발표한 A14 나노플렉스(NanoFlex) 플랫폼 기술은 셀 크기 0.017㎛² 미만의 세계 최소 SRAM을 탑재했으며, 전 세대인 N2 대비 속도 10~15% 향상, 전력 25~30% 절감, 밀도 약 20% 증가라는 풀노드 수준의 PPA 개선을 제공합니다. A14 기술은 견고한 수율과 소자 성능 진전을 바탕으로 2028년 양산을 목표로 하고 있습니다.
번역된 본문
레벨: 일반 제출 유형: 기술 세션
초록: A14 NanoFlex™ Pro 플랫폼 기술은 치수 기준(ground rule) 스케일링을 통해 셀 크기 0.017㎛² 미만의 세계에서 가장 작은 SRAM과 지금까지 최고 수준의 SRAM 매크로 밀도를 특징으로 합니다. 표준 셀 혁신과 결합되어, 논리 및 SRAM 스케일링을 기반으로 전 세대인 N2 기술 대비 풀노드 수준의 PPA(성능·전력·면적) 개선을 구현하며, 속도 1015% 향상, 전력 2530% 절감, 칩 밀도 약 20% 증가를 달성합니다. 또한 TSV(실리콘 관통 전극), 4.5㎛ SoIC 본딩 피치를 가능하게 하는 혁신적인 RDL(재배선층), 고성능 MiM(메탈-절연체-메탈) 공정 등 핵심 기술이 개발되어 SoIC 제품의 시스템 수준 통합과 스케일링을 가속화합니다. 견고한 수율 및 소자 성능 진전에 힘입어, A14 기술은 2028년 양산을 목표로 순조롭게 진행되고 있습니다.
원문 보기 (영어)
Level Regular Submission Type Technical Session Abstract A14 NanoFlex TM Pro platform technology features the world’s smallest SRAM with a cell size <0.017μm 2 and highest SRAM macro density to date through dimensional ground rule scaling. Coupled with standard cell innovations, it delivers a full-node PPA improvement over the predecessor N2 technology for a 10~15% speed enhancement, a 25~30% power reduction and a chip density increase by ~20% driven by logic and SRAM scaling. Key features, such as TSV, innovative RDL that enables SoIC bond pitch of 4.5μm and high-performance MiM processes, have also been developed to accelerate the system-level integration and scaling for SoIC products. Supported by robust yield and device progress, A14 technology is on track for volume production in 2028.